日月光半導體研發副總經理洪志斌11日出席2026 OCP APAC Summit指出，受Agentic AI快速發展帶動，全球半導體營收今年有機會達到1.3兆美元；若進一步計入生成式AI對整體經濟的貢獻，2030年前可能再增加6兆至13兆美元。AI規模持續擴張，也讓資料中心從機櫃內的規模提升（Scale-up），一路延伸至機櫃間的規模擴展（Scale-out）及跨資料中心連接（Scale-across）。
洪志斌表示，AI系統對效能、記憶體、封裝面積、功耗及散熱的要求全面攀升，增幅至少達兩倍，部分甚至提高至十倍。下一代AI封裝因此不能只看電性連接，而要將先進封裝、光學互連及電源整合放在同一套架構中思考，形成AI封裝的「三部曲」。
在先進封裝方面，隨著處理器與高頻寬記憶體（HBM）數量增加，封裝尺寸正由3倍光罩尺寸向4.1倍、5倍推進。扇出型基板上晶片封裝（FOCoS）以多層重布線層（RDL）整合處理器、記憶體及輸出入晶片，RDL可從3層、6層增加至最高12層；其互連密度約為傳統覆晶封裝的50倍，FOCoS-Bridge則可超過200倍。
封裝尺寸持續放大，也讓面板級封裝的重要性升高。洪志斌以7.5倍光罩尺寸設計為例，採用12吋晶圓時，單片僅能配置6顆，改用310毫米方形面板可增加至9顆；若進一步擴大面板並改善切割道配置，理論上最多可排入49顆。單一載具可容納的封裝數量約為晶圓方案的1.5倍至8倍，但不代表實際產能或良率直接提高相同比例。
第二個關鍵是光學互連。洪志斌指出，共同封裝光學（CPO）可把光學引擎從主機板邊緣移近處理器，縮短高速電訊號的傳輸距離。現有扇出型層疊封裝（Fan-out PoP）可在不使用矽通孔（TSV）的情況下整合電子積體電路（EIC）與矽光子積體電路（PIC）；若要支援每通道200 Gb以上的設計，則可在PIC導入TSV，形成3D IC堆疊。不過，鏡頭整合、測試及光學效能仍是走向量產的主要挑戰。
在電源整合方面，洪志斌表示，若將供電方式由橫向改為垂直，可望把至少10%的電力損耗降至約2%，並節省至少30%的XY平面面積，但Z軸方向的封裝高度可能增加。未來也可將整合式電壓調節器（IVR）、電感及去耦電容嵌入基板或RDL，進一步縮短供電路徑。
2026/08/11 13:23
轉載自聯合新聞網: https://udn.com/news/story/7240/9684281?from=udn-ch1_breaknews-1-99-news
Post gallery
