繼CoWoS後，市場焦點轉向台積電新一代先進封裝CoPoS。（圖／路透）
AI半導體需求爆發驅動先進封裝技術快速演進，面板級封裝（FOPLP）成為各方角力的新戰場，根據集邦科技（TrendForce）分析，台積電短期聚焦CoPoS（Chip-on-Panel-on-Substrate），並鎖定310×310毫米（mm）基板尺寸，2026年為相關設備與材料商的驗證關鍵期，預計2027年進入試產，並規劃於2028下半年正式量產。下一階段布局重點則將轉向玻璃基板（Glass Core Substrate），合理量產時程推估落在2030年後。
集邦指出，玻璃基板（Glass Core Substrate）技術突破目前仍面臨多重挑戰。核心製程玻璃通孔（TGV,Through Glass Via）需克服雷射能量不穩定導致孔徑一致性不足、鑽孔過程產生的細微玻璃裂紋、蝕刻液難以深入10微米（μm）孔徑影響導通效果，以及大規模量產條件下的動態對位精度等問題。
在材料端，玻璃雖具備先天平整性佳的優勢，但基板尺寸放大至500×500mm以上後，維持整面奈米級平整度的難度將大幅提升。此外，多層異質材料堆疊下的熱膨脹係數（CTE）不匹配問題，也可能在製程中引發翹曲，進而影響曝光對位精度與整體良率。
在此背景下，集邦指出，台灣面板廠具備先發優勢，目前已有面板廠在電源管理IC （PMIC）與混合訊號（RF）等成熟製程的FOPLP上實現量產，封裝尺寸達620×750mm，這既是發揮大尺寸面板折舊完畢之後的產線剩餘價值，也創造額外現金流。
更重要的是，集邦認為，面板廠多年積累的大尺寸方形玻璃搬送、對位與均勻沉積的知識技術，是向TGV等核心基板加工技術邁進的重要基礎，與半導體廠及封測廠商之間存在清楚差異化與互補空間。
集邦特別點出，台灣本土面板相關材料與設備廠商也在關鍵環節有所布局。在材料端，特化廠商推出低溫固化介電層材料，將製程溫度壓至180°C以下，從源頭減少熱應力累積，降低翹曲風險。
在設備端，有廠商採用先以雷射改質，後再進行蝕刻的兩階段鑽孔製程，相較傳統直接雷射燒蝕，更能精準控制10微米以下孔形，已通過國際IDM大廠驗證，出貨量逐步提升。
2026/06/17 17:07
轉載自中時新聞網: https://www.chinatimes.com/realtimenews/20260617003679-260410
Post gallery
