為呼應AI對HBM整合的需求，台積電未來5年每年都將更新CoWoS。（圖／報系資料照）
晶圓代工龍頭台積電14日舉行技術論壇，業務開發資深處長袁立本演講時，提到Coupe的進展，以及目前最大的5.5倍光罩尺寸已經量產，目前台積電的CoWoS良率已經達到98％，為了支撐HBM連接晶片的需求，未來5年內的CoWoS將以每年更新的速度推進。
袁立本指出，持續推出領先業界的技術平台，預期3奈米技術將成為2026年營收的主要來源；目前台積電持續在先進邏輯技術上持續演進，今年推出A16、A14及N2U等新製程，其中A14製程由A13演進而來，並導入SPR背面供電技術，預計於2028年量產，而更先進的A12技術則預計在2029年推出。
針對2奈米家族進度，袁立本指出N2製程已經在去年第4季進入量產，N2P則預計在今年下半年量產，並導入新型的UHP元件以提升AI與高效能運算（HPC）的供電表現；此外，台積電已規劃N2X與N2U製程分別於2027年與2028年量產，目前已有超過25個N2設計定案（NTO），顯示客戶對於2奈米平台的採用意願十分強勁。
在先進封裝與系統整合方面，台積電推出整合式的系統級晶圓技術，其中CoWoS技術將持續擴展，今年已量產5.5倍光罩尺寸的CoWoS封裝，良率超過98％；台積電預計在2028年推出14倍光罩尺寸、可整合20個HBM的CoWoS技術，並在2029年進一步提升至整合24個HBM。
針對系統級晶圓（SoW）技術，台積電推出整合邏輯元件與HBM的SoW技術，其中SoW P已於2024年量產，而下一代整合HBM的SoW X則預計在2029年量產；而在3D堆疊技術方面，台積電已量產9微米間距技術，預計2028年推出N2對N2的堆疊技術，並於2029年將間距縮減至4.5微米，以因應AI客戶對運算效能的需求。
袁立本也提到光學互連技術（COUPE）的進度，預計今年開始生產200Gbps的微環調變器，可讓系統能效提升4倍，延遲降低10倍，並規劃在2028年前開發出400Gbps的調變器，將頻寬密度提升8倍；該技術未來將與CPU進行封裝整合，預計可將效能提升10倍並減少20倍的延遲。
在特殊製程與車用電子領域，袁立本指出，台積電的N3AE技術已經在2025年通過車規驗證，並在N2P技術上提供車用設計開發套件，協助客戶開發車用AI晶片；此外，台積電開發出新的RF技術N4CR，可降低35％的功耗與面積，並持續演進RRAM與MRAM等記憶體技術，其中12奈米RRAM預計於2026年通過車規驗證。
2026/05/14 11:50
轉載自中時新聞網: https://www.chinatimes.com/realtimenews/20260514002305-260410
Post gallery
